資源簡介

(共23張PPT)
３.４ 數(shù)字電路的應(yīng)用
廣東省東莞市光明中學(xué) 黃利輝
３.４ 數(shù)字電路的應(yīng)用
學(xué)習目標
1、能夠?qū)?shù)字電路進行簡單的組合設(shè)計制作,并進行試驗
2、了解基本觸發(fā)器的結(jié)構(gòu)及觸發(fā)器在電子控制系統(tǒng)中的作用。
廣東省東莞市光明中學(xué) 黃利輝
數(shù)字電路的基本單元電路是門電路和觸發(fā)器;
觸發(fā)器也是由門電路構(gòu)成的；
門電路用于實現(xiàn)各種邏輯關(guān)系，觸發(fā)器用于存儲數(shù)據(jù).
一、用門電路實現(xiàn)邏輯關(guān)系
案例： 設(shè)計一個四舍五入電路
（1）由于在電子秤中，每一位十進制數(shù)是用4位二進制數(shù)表示，所以電路應(yīng)有4個輸入C8 、 C4 、 C2 、 C1它們對應(yīng)的十進制數(shù)為N。
電路應(yīng)有一個輸出C0，它代表“分”向“角”的進位。當N≤4時， C0為0；當N≥5時， C0為1。
C8 C4 C2 C1 N C0
0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 2 0
0 0 1 1 3 0
0 1 0 0 4 0
0 1 0 1 5 1
0 1 1 0 6 1
0 1 1 1 7 1
1 0 0 0 8 1
1 0 0 1 9 1
一、用門電路實現(xiàn)邏輯關(guān)系
第二步：
能使輸出C0為1 的條件有三種：
（1）只要C8 為1 ， C0為1；
（2）若 C4 和 C1 同為1 ，C0=1
（3）若 C4 和 C2 同為1 ，C0=1
邏輯表達式為
C0=C8+C4 C1 + C4 C2
C8 C4 C2 C1 N C0
0 0 0 0 0 0
0 0 0 1 1 0
0 0 1 0 2 0
0 0 1 1 3 0
0 1 0 0 4 0
0 1 0 1 5 1
0 1 1 0 6 1
0 1 1 1 7 1
1 0 0 0 8 1
1 0 0 1 9 1
C8
C4
C2
C1
C0
≥1
＆
＆
二、觸發(fā)器及其在電子控制系統(tǒng)中的作用
1、基本觸發(fā)器的記憶作用
什么叫做觸發(fā)器？
——數(shù)字電路中能將二進制數(shù)據(jù)記憶住的基本單元電路。
最簡單的叫基本觸發(fā)器，通常由2只或非門（或2只與非門）交叉連接構(gòu)成。
≥1
≥1
S
R
Q
Q
基本觸發(fā)器邏輯圖
Q=0，Q=1——0狀態(tài)
Q=1，Q=0——1狀態(tài)
S (set) 稱為置位端或置1端；
R (reset)稱為復(fù)位端或置0端。
≥1
≥1
S
R
Q
Q
當S=1，R=0，基本觸發(fā)器被置于1狀態(tài)（Q=1，Q=0）。
當S =0，R=1，基本觸發(fā)器被置于0狀態(tài)（Q=0，Q=1）。
依據(jù)：或非門的“見高出低，全低出高”
（1）兩個或非門構(gòu)成的基本觸發(fā)器
當觸發(fā)信號結(jié)束后,S、R輸入都是低電平(S=0，R=0)， 狀態(tài)(置1態(tài)或置0態(tài))不變。——這就是觸發(fā)器的記憶作用。
S
≥1
≥1
R
Q
Q
0
1
1
0
置1態(tài)
1
S
≥1
≥1
R
Q
Q
0
0
1
置0態(tài)
S
≥1
≥1
R
Q
Q
0
0
0
1
保持狀態(tài)
S
≥1
≥1
R
Q
Q
0
1
0
0
保持狀態(tài)
當S=1，R=0，基本觸發(fā)器被置于1狀態(tài)(Q=1，Q=0)
當S =0，R=1，基本觸發(fā)器被置于0狀態(tài)(Q=0，Q=1)
(依據(jù)：或非門的“見高出低，全低出高”)
思考
基本觸發(fā)器在我們觀察時刻之前曾在哪一端加過觸發(fā)信號
S=0 , R=1
S
≥1
≥1
R
Q
Q
0
1
0
0
S R Q Q
0 0 不 變
0 1 0 1
1 0 1 0
1 1 不使用
基本觸發(fā)器功能表
（2）兩個與非門構(gòu)成的基本觸發(fā)器
用兩個與非門構(gòu)成的基本觸發(fā)器的觸發(fā)信號是低電平，即用0來觸發(fā)。
當置1端S加觸發(fā)信號，置0端R不加觸發(fā)信號，即S=0，R=1時，基本觸發(fā)器置1；
當置0端R加觸發(fā)信號，置1端S不加觸發(fā)信號，即S=1，R=0時，基本觸發(fā)器置0；
S
＆
＆
R
Q
Q
＆
＆
Q
Q
0
1
置1態(tài)
R
S
0
1
＆
＆
Q
Q
1
0
置0態(tài)
R
S
1
0
根據(jù)：與非門“全高出低，有低出高”
當兩個輸入端不加觸發(fā)信號，即S=1，R=1時，基本觸發(fā)器狀態(tài)不變，處于記憶狀態(tài)。
＆
＆
Q
Q
0
1
置1態(tài)保持不變
R
S
1
1
＆
＆
Q
Q
1
0
置0態(tài)保持不變
R
S
1
1
S R Q Q
0 0 不使用
0 1 1 0
1 0 0 1
1 1 不變
觸發(fā)器功能表:
根據(jù)：與非門“全高出低，有低出高”
3、常用集成觸發(fā)器
（1）組成：（基本觸發(fā)器）+（控制電路）
（2）常用的有：D觸發(fā)器，JK觸發(fā)器
（3）D觸發(fā)器有兩個輸入端：D和C，D是數(shù)據(jù)輸入端，被存儲的數(shù)據(jù)加在此處；C是時鐘信號輸入端，控制數(shù)據(jù)的存儲操作。
時鐘信號是一種周期性的矩形脈沖信號，在由數(shù)字電路構(gòu)成的系統(tǒng)中作為各部分同步變化的節(jié)拍信號。
1D
C1
D
CP
Q
Q
＞
D觸發(fā)器邏輯符號
時鐘信號
D觸發(fā)器的邏輯符號、功能表與工作波形
D觸發(fā)器的時鐘轄人端有一個“>”符號，表示將數(shù)據(jù)存入觸發(fā)器的操作是在時鐘信號的上升沿(即由0變1的時刻)發(fā)生的，如圖中的t1時刻，時鐘信號由0變1，此時加在D端的信號為1，則觸發(fā)D的狀態(tài)Q輸出變?yōu)?，數(shù)據(jù)1就被存進了觸發(fā)器。在下一個時鐘信號的上升沿(t2時刻)到達以前，無論加在D端的信號有何變化，觸發(fā)器的狀態(tài)都保持不變，這就是觸發(fā)器的記憶功能。在t2時刻，CP信號又一次由0變1，此時加在D端的信號值為0，D觸發(fā)器輸出Q的狀態(tài)變?yōu)?，數(shù)據(jù)0被存進了觸發(fā)器。
Dn Qn+1
0
1 0
1
1D
C1
D
CP
Q
Q
＞
邏輯符號
D觸發(fā)器的邏輯符號、功能表與工作波形
D觸發(fā)器的狀態(tài)每個時鐘周期變化一次，根據(jù)前一周期（第n）結(jié)束時，即時鐘脈沖的上升沿到來前瞬間的D值（Dn)，確定下一周期（ Dn+1）的狀態(tài)Qn+1。
Dn Qn+1
0
1 0
1
1D
C1
D
CP
Q
Q
＞
邏輯符號
（4）JK觸發(fā)器
JK觸發(fā)器的輸入端J和K，
時鐘信號輸入端C，“ 。”表示只有在時鐘脈沖的下降沿，觸發(fā)器的狀態(tài)才由J和K確定，而在相鄰兩個時鐘脈沖的下降沿之間，觸發(fā)器的狀態(tài)都保持不變。
功能表
Jn Kn Qn+1
0 0
0 1
0
1 1 Qn
0
1
Qn
1J
1K
C
Q
Q
>
JK觸發(fā)器邏輯符號
兩個與非門構(gòu)成的基本觸發(fā)器
用兩個與非門構(gòu)成的基本觸發(fā)器的觸發(fā)信號是低電平，即用0來觸發(fā)。
當置1端S加觸發(fā)信號，置0端R不加觸發(fā)信號，即S=0，R=1時，基本觸發(fā)器置1；
當置0端R加觸發(fā)信號，置1端S不加觸發(fā)信號，即S=1，R=0時，基本觸發(fā)器置0；
當兩個輸入端不加觸發(fā)信號，即S=1，R=1時，基本觸發(fā)器狀態(tài)不變，處于記憶狀態(tài)。
S
≥1
≥1
R
Q
Q
0
1
1
0
置1態(tài)
兩個或非門構(gòu)成的基本觸發(fā)器
用兩個與非門構(gòu)成的基本觸發(fā)器的觸發(fā)信號是低電平，即用0來觸發(fā)。
當置1端S加觸發(fā)信號，置0端R不加觸發(fā)信號，即S=0，R=1時，基本觸發(fā)器置1；
當置0端R加觸發(fā)信號，置1端S不加觸發(fā)信號，即S=1，R=0時，基本觸發(fā)器置0；
當兩個輸入端不加觸發(fā)信號，即S=1，R=1時，基本觸發(fā)器狀態(tài)不變，處于記憶狀態(tài)。
S
≥1
≥1
R
Q
Q
0
1
1
0
置1態(tài)
當觸發(fā)信號結(jié)束后，S、R輸入都是低電平（S=0，R=0），狀態(tài)（置1態(tài)或置0態(tài)）不變。
——這就是觸發(fā)器的記憶作用。
S
≥1
≥1
R
Q
Q
0
1
1
0
置1態(tài)
S
≥1
≥1
R
Q
Q
1
0
0
1
置0態(tài)
S
≥1
≥1
R
Q
Q
0
0
0
1
保持狀態(tài)
S
≥1
≥1
R
Q
Q
0
1
0
0
保持狀態(tài)
當S=1，R=0，基本觸發(fā)器被置于1狀態(tài)(Q=1，Q=0)
當S =0，R=1，基本觸發(fā)器被置于0狀態(tài)(Q=1，Q=0)
D觸發(fā)器
時鐘信號是一種周期性的矩形脈沖信號，在由數(shù)字電路構(gòu)成的系統(tǒng)中作為各部分同步變化的節(jié)拍信號。
時鐘輸入端的“>”符號表示將數(shù)據(jù)存入觸發(fā)器的操作是在時鐘信號的上升沿（由0變?yōu)?的時刻）發(fā)生的，
如：在t1時刻，時鐘信號由0變?yōu)?，此時加在D端的信號為1，則觸發(fā)器的狀態(tài)變?yōu)?，數(shù)據(jù)就補存進了觸發(fā)器。在下一個時鐘信號的上升沿（t2時刻）到達之前，無論加在D端的信號如何變化，觸發(fā)器的狀態(tài)不變，這就是記憶功能。在
1D
C1
D
CP
Q
Q
>
D觸發(fā)器邏輯符號
Dn Qn+1
0
1 0
1
D觸發(fā)器功能表
Q=0，Q=1——0狀態(tài)
Q=1，Q=0——1狀態(tài)
S (set) 稱為置位端或置1端；
R (reset)稱為復(fù)位端或置0端。
≥1
≥1
S
R
Q
Q
當S=1，R=0，基本觸發(fā)器被置于1狀態(tài)（Q=1，Q=0）。
當S =0，R=1，基本觸發(fā)器被置于0狀態(tài)（Q=1，Q=0）。
(依據(jù)：或非門的“見高出低，全低出高”)

展開更多......

收起↑